PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-173040

(43)Date of publication of application: 26.06.1998

(51)Int.CI.

H01L 21/762 H01L 27/12

(21)Application number: 08-329378

(71)Applicant: HITACHI LTD

(22)Date of filing:

10.12.1996

(72)Inventor: HAYASHI TERUYOSHI


YOSHIHARA KAZUHIRO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device having a low-heat resistance transistor structure.

SOLUTION: An SOI substrate 1 has an SOI layer insulation film 3 and semiconductor layer 4 on a semiconductor substrate 2. The semiconductor layer 4 has Si islands 7 surrounded by a U-grooved isolation 5. First element-separated transistors T1, T2 are formed on the Si islands 7, and second transistors T3, T4 not separated by the U-grooved isolation 5 are formed on the semiconductor layer 4. The collector is common to the transistors T3 and T4 on the semiconductor layer 4. The collectors of the first transistors T1, T2 use the Si islands 7, making the collector potential variable.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

27/12

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-173040

(43)公開日 平成10年(1998) 6月26日

(51) Int.Cl.4 H01L 21/762

酸別記号

FΙ

H01L 21/76

27/12

D

F

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号

(22)出願日

特顧平8-329378

平成8年(1996)12月10日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 林 輝義

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 吉原 和弘

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内


(74)代理人 弁理士 筒井 大和

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 低熱抵抗のトランジスタ構造を有する半導体 集積回路装置を提供する。

【解決手段】 半導体基板2上にSOI絶縁膜3および 半導体層4を有するSOI基板1の半導体層4に、U構 アイソレーション5によって囲まれたシリコンアイラン ド7を形成し、シリコンアイランド7上に素子分離され た第1のトランジスタT,, T, を形成し、一方、U溝ア イソレーション5によって素子分離されない半導体層4 上に第2のトランジスタ T_3 , T_4 を形成する。そして、 第2のトランジスタT3, T4 のコレクタを共通化して半 導体層4とする。一方、第1のトランジスタT₁, T₂の コレクタは、各シリコンアイランド7とし、コレクタ電 位の変動を可能とする。



【特許請求の範囲】

【請求項1】 半導体基板上の絶縁体層の上面、または 絶縁体基板の上面に形成された半導体層と、前記半導体 層に形成された複数のトランジスタ素子とを有する半導 体集積回路装置であって、

前記トランジスタ素子を電気的に分離する素子分離構造により前記トランジスタ素子が互いに分離された第1のトランジスタ形成領域と、前記トランジスタ素子の間に素子分離構造を有さない第2のトランジスタ形成領域とを有することを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置であって、

前記トランジスタ素子は、前記半導体層に形成されたエミッタと、前記エミッタを囲むように形成されたベースと、前記ベースを囲み、前記半導体層をその一部とするコレクタとからなるバイポーラトランジスタ素子であり、

前記第2のトランジスタ形成領域における前記バイポーラトランジスタ素子の前記コレクタは、前記第2のトランジスタ形成領域におけるバイポーラトランジスタ素子に共有され、基板電位と同電位になっていることを特徴とする半導体集積回路装置。

【請求項3】 請求項1または2記載の半導体集積回路 装置であって、

前記第2のトランジスタ形成領域のトランジスタは、前 記第1のトランジスタ形成領域のトランジスタよりも大 きなコレクタ電流が流れる回路に用いられることを特徴 とする半導体集積回路装置。

【請求項4】 請求項1、2または3記載の半導体集積 回路装置であって、

前記素子分離領域は、U溝構造を有する素子分離領域であることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、SOI (Silicon On Insulator) 基板を用い、U溝構造アイソレーションを行なっている半導体集積回路装置に適用して有効な技術に関するものである。

[0002]

【従来の技術】近年、半導体集積回路装置を用いた応用機器の高機能化を反映して、半導体集積回路装置に対しても高速応答、高集積化等への要求が高まっている。

【0003】半導体集積回路装置の高速応答を実現するためには、素子の低容量化を図る必要があり、その一つの方策として、絶縁体上に単結晶シリコン層を形成するSOI技術が注目されている。SOI技術は、たとえば、昭和59年11月30日、株式会社オーム社発行、「LSIハンドブック」、p387~p390に記載されているように、絶縁体基板上あるいは半導体基板上に

形成された絶縁体層上に単結晶シリコン層を形成し、この単結晶シリコン層を活性領域に利用してトランジスタ等の素子を形成するものであり、低い素子容量を実現できる理想的な素子分離技術の一つとして知られているものである。

【0004】また、半導体集積回路装置の高集積化を実現する技術としては、たとえば、昭和60年11月15日、株式会社培風館発行、「超高速バイポーラ・デバイス」、p89に記載されているように、U溝アイソレー10ションによる素子分離技術を用いることができる。U溝アイソレーションによる素子分離技術は、素子分離領域に深い溝(U溝)を設け、これに誘電体等を充填するトレンチアイソレーションを形成する技術であり、LOCOS (Local Oxidation of Silicon)アイソレーションに比べてバーズビークが無いため素子分離領域が減少でき、また、バーズヘッドが無いため平坦性を向上することができるという特徴がある。さらに、LOCOS酸化膜との界面での反転防止のための不純物領域が必要で無いため、アイソレーション容量の減少を図るとともに、20集積密度の向上に伴う配線長さの短縮による配線容量の

【0005】上記のSOI技術およびU溝アイソレーション技術は、各々単独で利用するだけでなく、これを組25 み合わせて利用することにより、さらに半導体集積回路装置の高速化および高集積化を図ることができると期待されている。

低減もでき、半導体集積回路装置の高速化も図ることが

[0006]

【発明が解決しようとする課題】ところが、前記のよう 30 なSOI技術およびU溝アイソレーション技術を用いた 半導体集積回路装置には、以下に述べるような問題点が あることを本発明者らは認識した。

【0007】すなわち、SOI技術およびU溝アイソレーション技術を用いて半導体集積回路装置を製造した場 6、半導体集積回路装置を構成するトランジスタが形成された半導体層は、その底部をSOI技術による絶縁膜で、また、その側面をU溝アイソレーション技術による 絶縁体で囲まれることとなる。ここで、前記絶縁膜および絶縁体は一般的にはシリコン酸化物を例示することが できる。

【0008】シリコン酸化物等の絶縁体は一般に熱伝導率が低く熱抵抗が高いため、トランジスタが絶縁体で囲まれることにより、そのトランジスタから発生する熱が絶縁体で囲まれた半導体層に蓄積されることとなり、その結果、トランジスタのジャンクション部分の温度が上昇することとなる。これを防止するには、パッケージ等の熱抵抗を下げ、あるいは、外気温度を低くして、蓄積される熱を速やかに外部に排熱するか、または、基板の単位体積あたりの発熱量を低く抑えるためにトランジスタの集積密度を低くする必要がある。

【0009】しかし、パッケージ材料の改良および外気 温度を下げるための放熱装置等の増強には限界があり、 また、トランジスタの集積密度の低下はチップ面積を増 大させるという不具合を生じる。

【0010】本発明の目的は、熱抵抗の低いトランジス タ構造を有する半導体集積回路装置を提供することにあ る。

【0011】本発明の他の目的は、トランジスタのジャンクション部分の温度上昇を抑制することができる半導体集積回路装置を提供することにある。

【0012】本発明のさらに他の目的は、放熱装置を特に必要とせず、高密度にトランジスタを配置することができる半導体集積回路装置を提供することにある。

【0013】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0014]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0015】(1)本発明の半導体集積回路装置は、半導体基板上の絶縁体層の上面、または絶縁体基板の上面に形成された半導体層と、半導体層に形成された複数のトランジスタ素子とを有する半導体集積回路装置であって、トランジスタ素子を電気的に分離する素子分離構造によりトランジスタ素子が互いに分離された第1のトランジスタ形成領域と、トランジスタ形成領域とを有するものである。

【0016】このような半導体集積回路装置によれば、素子分離構造によりトランジスタ素子が互いに分離された第1のトランジスタ形成領域と、トランジスタ素子の間に素子分離構造を有さない第2のトランジスタ形成領域とを有するため、第2のトランジスタ形成領域に形成されたトランジスタからの発熱を半導体層を介して速やかに排熱することができ、結果として半導体層の温度上昇を抑制し、ジャンクション温度の上昇を防止することができる。

【0017】(2)本発明の半導体集積回路装置は、前記(1)記載の半導体集積回路装置であって、トランジスタ素子は、半導体層に形成されたエミッタとエミッタを囲むように形成されたベースとベースを囲み、半導体層をその一部とするコレクタとからなるバイポーラトランジスタ素子であり、第2のトランジスタ形成領域におけるバイポーラトランジスタ素子のコレクタは、第2のトランジスタ形成領域のバイポーラトランジスタ素子に共有され、基板電位と同電位になっているものである。【0018】このような半導体集積回路装置によれば、

第2のトランジスタ形成領域におけるバイポーラトラン ジスタ素子のコレクタは、第2のトランジスタ形成領域 において各素子に共有され、基板電位と同電位となっているため、第2のトランジスタ形成領域に形成されたトランジスタ間を電気的に分離する必要がない。つまり、このような半導体集積回路装置では、トランジスタ素子05間の素子分離性能に影響を与えることなく、トランジスタのジャンクション部分の温度上昇を抑制することが可能となる。なお、基板電位としては、たとえば、接地電位を例示することができる。

【0019】(3)本発明の半導体集積回路装置は、前 10 記(1)または(2)記載の半導体集積回路装置であっ て、第2のトランジスタ形成領域のトランジスタは、第 1のトランジスタ形成領域のトランジスタよりも大きな コレクタ電流が流れる回路に用いられるものである。

【0020】このような半導体集積回路装置によれば、 15 第2のトランジスタ形成領域のトランジスタを、第1の トランジスタ形成領域のトランジスタよりも大きなコレ クタ電流が流れる回路に用いるため、半導体層に蓄積さ れる熱量を総合的に低減することができる。

【0021】すなわち、大きなコレクタ電流が流れるト20 ランジスタ、つまり発熱量の大きいトランジスタを、排熱効果の優れた第2のトランジスタ形成領域に配置し、コレクタ電位が異なるトランジスタを素子分離領域が形成された第1のトランジスタ形成領域に配置するもので、トランジスタからの発熱と基板への排熱とが最も効25 果的に釣り合うように調整するものである。

【0022】したがって、半導体集積回路装置の性能を低下させることなく、半導体層に蓄積される熱量を最も少なくするように最適化することができ、ジャンクション部分の温度上昇を抑制することができる。

30 【0023】(4) 本発明の半導体集積回路装置は、前記(1)~(3) 記載の半導体集積回路装置であって、 素子分離領域を、U溝構造を有する素子分離領域とする ものである。

【0024】このような半導体集積回路装置によれば、 35 素子分離領域を、U溝構造を有する素子分離領域とする ため、素子分離領域の占有面積を低減し、半導体集積回 路装置の集積度を向上することができる。

[0025]

【発明の実施の形態】以下、本発明の実施の形態を図面 40 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

【0026】図1は、本発明の一実施の形態であるバイポーラトランジスタを有する半導体集積回路装置の一例を示し、図1(a)はバイポーラトランジスタのレイアウトを示す上面図、図1(b)は、図1(a)におけるbーb断面図である。なお、図1(a)は、断面図ではないが、図を分かり易くするために各部材にハッチングを施している。また、一部の部材は省略し、または点線で示している。さらに、図2に示す差動バッファ回路の

結線を模式的に示している。

【0027】本実施の形態の半導体集積回路装置は、S OI基板1と、SOI基板1上に形成されたバイポーラ トランジスタとを含むものである。

【0028】SOI基板1は、半導体基板2と、半導体基板2上に形成されたSOI絶縁膜3と、SOI絶縁膜3上に形成された半導体層4とから構成される。半導体基板2は、単結晶シリコンウェハを用いることができ、SOI絶縁膜3は、たとえばシリコン酸化膜を例示することができる。また、半導体層4は、たとえばエピタキシャル成長させた単結晶シリコン薄膜とすることができる。

【0029】SOI基板1の製造方法は、公知のSIMOX(Separation by Implanted Oxygen)法、FIPOS (Full Isolation by Porous Oxidized Silicon) 法、アモルファスシリコンあるいは単結晶シリコンの薄膜を熱等のエネルギで再結晶化させる堆積膜再結晶化法、またはシリコン基板上のスピネル構造上にエピタキシャル膜を堆積させるエピタキシャル堆積法等を例示することができる。なお、本実施の形態では、SOI基板を例示しているが、サファイア上に単結晶シリコン膜を堆積するSOS(Silicon On Sapphire) 基板であってもよい。また、半導体基板2を絶縁体とし、半導体基板2およびSOI絶縁膜3が一体となった絶縁体であってもよい。

【0030】半導体層4には、素子分離用のU溝アイソレーション5が形成され、また、半導体層4の主面にはフィールド絶縁膜6が形成されている。

【0031】U溝アイソレーション5は、半導体層4に形成されたU形の溝構造にたとえばシリコン酸化物が充填されたものであり、SOI絶縁膜3とともに半導体層4を完全に分離してシリコンアイランド7を形成するものである。シリコンアイランド7は、前記のとおりSOI絶縁膜3とU溝アイソレーション5により完全に分離されたものとなっているため、シリコンアイランド7上に形成されるトランジスタの浮遊容量が小さくなり、半導体集積回路装置の動作速度を向上することができる。

【0032】なお、本実施の形態では、フィールド絶縁膜6を形成した場合を例示しているが、フィールド絶縁膜6は、主に素子形成工程中のシリコン表面の安定化のために形成されるものであり、素子分離のために形成されるものではない。したがって、フィールド絶縁膜6は、必須の部材ではなく、これを用いない半導体集積回路装置であってもよい。

【0033】SOI 基板 1 上に形成されたトランジスタには、U 溝アイソレーション 5 に囲まれ、シリコンアイランド7上(第1 のトランジスタ形成領域)に形成された第1 のトランジスタ T_1 , T_2 と、U 溝アイソレーション 5 に囲まれない半導体層 4 上(第2 のトランジスタ形成領域)に形成された第2 のトランジスタ T_3 , T_4 とを含む。

【0034】第1のトランジスタT₁, T₂は、シリコンアイランド7の主面近傍に形成されたベース領域8と、ベース領域8に囲まれたエミッタ領域9と、シリコンアイランド7であるコレクタ領域とからなる。本実施の形態では、npn形トランジスタを例示するため、コレクタ領域であるシリコンアイランド7およびエミッタ領域9には、n形の導電形を示す不純物たとえばリンまたは砒素がドープされ、ベース領域8には、p形の導電形を示す不純物たとえばボロンがドープされている。

【0035】第2のトランジスタT3, T4は、半導体層4の主面近傍に形成されたベース領域10と、ベース領域10に囲まれたエミッタ領域11と、半導体層4であるコレクタ領域とからなる。トランジスタT1, T2と同様にコレクタ領域である半導体層4およびエミッタ領域11には、n形の導電形を示す不純物たとえばリンまたは砒素がドープされ、ベース領域10には、p形の導電形を示す不純物たとえばボロンがドープされている。

25 【0037】上記の第1および第2のトランジスタ T_1 , T_2 , T_3 , T_4 は、絶縁膜12により覆われ、絶縁膜12上には、各トランジスタのエミッタ、ベースおよびコレクタに接続される配線13が形成されている。

【0038】絶縁膜12は、たとえばCVD法により形 成されるシリコン酸化膜を例示することができ、配線1 3としては、スパッタ法等により形成されるアルミニウムを主成分とする金属薄膜を例示することができる。前 記アルミニウムには、シリコンまたは銅等を添加することができる。また、配線13は、低抵抗多結晶シリコ ン、金属シリサイドまたはそれらの積層膜とすることもできる。

【0039】次に、図2に示す差動バッファ回路について説明する。

【0040】図2は、図1に示した半導体集積回路装置 40 を回路図で示した一例であり、差動バッファ回路の一例 を示す回路図である。

【0041】差動バッファの差動入力段は、U溝アイソレーション5で囲まれた第1のトランジスタT, T2により構成され、差動バッファの次段以降のバッファを駆動するためのエミッタフォロアのトランジスタは、U溝アイソレーション5で囲まれない半導体層4上に形成された第2のトランジスタT, T4により構成される。

【0042】第1のトランジスタ T_1 のコレクタは、抵抗素子 R_1 を介して接地電位に接続され、第2のトラン ジスタ T_3 のベースに接続される。また、第1のトラン

ジスタ T_2 のコレクタは、抵抗素子 R_2 を介して接地電位に接続され、第2のトランジスタ T_4 のベースに接続される。第1のトランジスタ T_1 , T_2 のエミッタは、ともに定電流源回路14を介して電位 $V_{\rm EL}$ に接続され、第1のトランジスタ T_1 のベースは差動入力の一つである入力 I Nに、第1のトランジスタ T_2 のベースは差動入力の他の一つである入力バー I Nに接続される。

【0043】第 $2のトランジスタT_3のエミッタは、定電流源回路<math>14$ を介して電位 $V_{\rm EE}$ に接続され、差動出力の一つである出力バーOUTに接続される。また、第2のトランジスタ T_4 のエミッタは、定電流源回路14を介して電位 $V_{\rm EE}$ に接続され、差動出力の他の一つである出力OUTに接続される。さらに、第2のトランジスタ T_3 , T_4 のコレクタは、ともに接地電位に接続される。したがって、第2のトランジスタ T_3 , T_4 のコレクタは常に同一の電位となっている。

【0044】ここで、差動入力段のトランジスタである第1のトランジスタ T_1 , T_2 は、入力負荷を下げる為面積を小さくし、エミッタフォロアのトランジスタである第2のトランジスタ T_3 , T_4 は、次段のバッファを駆動する為に大面積のトランジスタを用いる。よって定電流源の電流は、第2のトランジスタ T_3 , T_4 に流れる電流 I_2 (= I_3)は、第1のトランジスタ T_1 および T_2 に流れる電流1, $01.5 \sim 2$ 倍程度として用いられる。また、差動入力段のトランジスタである第1のトランジスタ T_1 , T_2 は、コレクタ電位が変化する為、U溝アイソレーション5により分離された構造を用いなければならないが、エミッタフォロアのトランジスタである第2のトランジスタ T_3 , T_4 は、コレクタ電位が基板電位と同じであるため、U溝アイソレーション5を用いない構造とすることができる。

【0045】次に、上記半導体集積回路装置の製造方法 について、図3~図6を用いて説明する。

【0046】図3~図6は、本実施の形態の半導体集積回路装置の製造方法の一例を示した要部断面図である。 【0047】まず、単結晶シリコンからなる半導体基板2を用意し、半導体基板2の主面方向からイオン注入法により酸素イオンを注入する(図3)。このとき、酸素イオンの注入エネルギを大きくして、半導体基板2の主面上には酸素が存在しないようにする。その結果、半導体基板の表面には、シリコンのみが存在し表面から幾分深いところにSOI絶縁膜3が形成される。

【0048】次に、半導体基板2の表面のシリコン上に 単結晶シリコン膜をエピタキシャル成長させて半導体層 4を形成し、SOI基板1を形成する(図4)。このよ うに単結晶シリコン膜をエピタキシャル成長させること により、欠陥および不純物の少ない単結晶シリコン膜を 得ることができる。また、半導体層4をn形の導電形に するための不純物、たとえばリンをドープするため、半 導体層4の全面にリンをイオン注入することができる が、エピタキシャル成長時に不純物ガスを混入し、ドーピングを行ってもよい。なお、本実施の形態では、SOI基板1の製造方法としてSIMOX法を例示するが、他の方法、たとえばFIPOS法、堆積膜再結晶化法等で製造してもよい。

【0049】次に、半導体層4に溝構造を形成し、その後、たとえばCVD法によりシリコン酸化膜を堆積して 溝構造を埋め込み、さらにシリコン酸化膜をエッチバックしてU溝アイソレーション5を形成する(図5)。溝 10 構造の形成におけるエッチバックは、公知のエッチング 法を用いることができる。

【0050】次に、たとえばLOCOS法によりフィールド絶縁膜6を形成し、ベース領域8,10をたとえばボロンのイオン注入により形成する。その後、ベース領15 域8,10の一部にエミッタ領域9,11を、たとえばリンのイオン注入により形成する(図6)。特定の領域にイオン注入するためには、公知のフォトリングラフィ技術を用いてフォトレジストをパターニングし、これをマスクとして用いることができる。

20 【0051】次に、ベース領域8,10に接続される配線13の一部をフィールド絶縁膜6上に形成した後、絶縁膜12を堆積する。さらに、絶縁膜12にコンタクトホールを開孔し、SOI基板1の全面にアルミニウム薄膜をスパッタ法により堆積して、そのアルミニウム薄膜をスパッタ法により堆積して、そのアルミニウム薄膜でスパッタ法により堆積して、そのアルミニウム薄膜で、図1に示す半導体集積回路装置がほぼ完成する。【0052】本実施の形態の半導体集積回路装置によれ

ば、第1のトランジスタT₁, T₂をU溝アイソレーション5で囲まれたシリコンアイランド7上に形成し、第2のトランジスタT₃, T₄をU溝アイソレーション5で囲まれない半導体層4上に形成するため、トランジスタによる半導体層4およびシリコンアイランド7の温度上昇を抑制し、トランジスタのジャンクション部の温度上昇を防止することができる。

35 【0053】すなわち、従来、全てのトランジスタはU 溝アイソレーション5により素子分離される構造つまり 本実施の形態における第1のトランジスタT, T₂と同様の構造となっていた。このため、トランジスタで発生 した熱は、トランジスタから半導体基板2を通じて拡散 40 するが、たとえばシリコン酸化膜等の絶縁膜でトランジスタが囲まれている場合には、シリコン酸化膜の熱伝 度が0.0033~0.004 [cal・cm¹・s⁻¹・℃⁻¹] と小さいため、トランジスタと半導体基板2間の熱抵抗は大きくなっていた。ところが、本実施の形態の半導体 45 集積回路装置では、第2のトランジスタT3, T₄を素子分離せず、半導体層4をコレクタ領域として共通化した。シリコンの、熱伝導度は0.2~0.35 [cal・cm⁻¹・s⁻¹・℃⁻¹]とシリコン酸化膜に比べて大きいため、 半導体層4に関しては熱伝導が促進され、SOI基板1

50 の面方向については熱抵抗が小さくなる。これにより、

SOI基板1の蓄熱を防止して第1および第2のトラン ジスタT,, T,, T,, T, のジャンクション部分の温度上 昇を抑制することができる。

【0054】また、第2のトランジスタT₃, T₄につては、各コレクタが共通化され、半導体層4となっている ため、トランジスタの引出電極だけではなく、基板電位 から直接与えられることとなる。このため、トランジス タの電位安定性が向上する。

【0055】さらに、本実施の形態の半導体集積回路装 置では、差動入力段のトランジスタである第1のトラン ジスタT,, T, は入力負荷を下げる為面積を小さくし、 エミッタフォロアのトランジスタである第2のトランジ スタT₃, T₄ は次段のバッファを駆動する為に大面積と しているため、第2のトランジスタT3、T4に大きな電 流が流れ、その周辺では大きな発熱を伴うこととなる が、本実施の形態では、第2のトランジスタT3, T4を び溝アイソレーション5を用いない構造としているた め、大きなコレクタ電流による熱を速やかに排熱するこ とができる。一方、第1のトランジスタT,,T,はU溝 アイソレーション5を有する構造としているため、排熱 は速やかではないが、コレクタ電流が小さいため、発熱 の問題は顕著ではない。このように、本実施の形態の差 動入力バッファでは、発熱が問題となるトランジスタを 排熱が速やかに行われるU溝アイソレーション5を有す る構造とし、排熱が問題とならず、コレクタ電位が変動 するトランジスタをU溝アイソレーション5により素子 分離するため、半導体集積回路装置の素子性能を損なわ ず、基板温度の上昇を抑制し、トランジスタのジャンク ション部分の温度上昇の問題に対処することができる。 【0056】また、エミッタフォロアのトランジスタで ある第2のトランジスタT₃, T₄ については、コレクタ 電位が基板電位と同じであるため、低熱抵抗かつコレク 夕電位の安定が良いトランジスタとすることができる。 【0057】これらの効果により、トランジスタのジャ ンクション温度を下げることが可能となり、熱発生源で 35 8 ベース領域 あるトランジスタを高密度に配置する事が可能となる。 【0058】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも

【0059】たとえば、本実施の形態ではSOI構造の 半導体集積回路装置のついて例示したがSOS構造の半 導体集積回路装置であってもよい。

【0060】また、本実施の形態では、差動入力バッフ ァの例について示したが、その他の増幅回路、論理回 路、メモリ回路等に用いてもよい。

[0061]

ない。

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0062】(1)熱抵抗の低いトランジスタ構造を有 する半導体集積回路装置を提供することができる。

【0063】(2)トランジスタのジャンクション部分 05 の温度上昇を抑制することができる半導体集積回路装置 を提供することができる。

【0064】(3)放熱装置を特に必要とせず、高密度 にトランジスタを配置することができる半導体集積回路 装置を提供することができる。

10 【図面の簡単な説明】

【図1】本発明の一実施の形態であるバイポーラトラン ジスタを有する半導体集積回路装置の一例を示し、図1 (a) はバイポーラトランジスタのレイアウトを示す上 面図、図1 (b) は、図1 (a) におけるb-b断面図 15 である。

【図2】図1に示した半導体集積回路装置を回路図で示 した一例であり、差動バッファ回路の一例を示す回路図 である。

【図3】本実施の形態の半導体集積回路装置の製造方法 20 の一例を示した要部断面図である。

【図4】本実施の形態の半導体集積回路装置の製造方法 の一例を示した要部断面図である。

【図5】本実施の形態の半導体集積回路装置の製造方法 の一例を示した要部断面図である。

【図6】本実施の形態の半導体集積回路装置の製造方法 の一例を示した要部断面図である。

【符号の説明】

- 1 SOI基板
- 2 半導体基板
- 30 3 SOI絶縁膜
 - 4 半導体層
 - 5 U溝アイソレーション
 - 6 フィールド絶縁膜
 - 7 シリコンアイランド
 - - 9 エミッタ領域
 - 10 ベース領域
 - 11 エミッタ領域
 - 12 絶縁膜
 - 13 配線
 - 14 定電流源回路
 - I 電流
 - I₂ 電流
 - I 3 電流
 - 45 IN 入力

バーIN 入力

OUT 出力

バーOUT 出力

- R, 抵抗素子
- 50 R。 抵抗素子

半導体集積回路装置

特開平10-173040

-О опт

 \odot $\overline{\omega}$

∳∮ı₂

910

T1 第1のトランジスタ


T2 第1のトランジスタ

T₃ 第2のトランジスタ


T₄ 第2のトランジスタ

V_{EE} 電位

【図1】




【図2】 図 2




T1:第1のトランジスタ 4:半導体層 T2:第1のトランジスタ 5:U隅アイソレーション T3:第2のトランジスタ 7:シリコンアイランド T4:第2のトランジスタ

[図4]


【図3】





【図5】

図 5



【図6】

Ø 6

